Khả năng chịu điện áp của PCB đa lớp: Đảm bảo cách điện giữa các lớp trong các ứng dụng quan trọng

Hình ảnh được khách hàng cho phép

Trong PCB đa lớp √ được sử dụng trong mọi thứ từ động cơ công nghiệp đến thiết bị hình ảnh y tế √ cách điện lớp này qua lớp khác không chỉ là một chi tiết thiết kế: nó là một sự an toàn và độ tin cậy bắt buộc.Những tấm này xếp chồng lên nhau 4 ¢ 40 + lớp đồng và vật liệu dielectric, với các lớp liền kề thường mang điện áp cao (100V đến 10kV +). Một sự cố cách điện đơn lẻ có thể gây ra vòng cung, mạch ngắn hoặc thậm chí là hỏa hoạn.hiểu làm thế nào để tối ưu hóa khả năng chịu điện áp thông qua lựa chọn vật liệu, lựa chọn thiết kế và thử nghiệm có thể giảm 60% thất bại trong lĩnh vực và đảm bảo tuân thủ các tiêu chuẩn như IPC-2221 và UL 94.Dưới đây là cách để thiết kế PCB đa lớp mà an toàn xử lý điện áp dự định của họ.

Những điểm quan trọng
a. Khả năng chống điện áp từ lớp này sang lớp khác phụ thuộc vào vật liệu điện áp, độ dày cách điện và các yếu tố môi trường (nhiệt độ, độ ẩm).
b. PCB dựa trên FR-4 hoạt động cho các ứng dụng điện áp thấp (≤ 500V), trong khi các hệ thống điện áp cao đòi hỏi các vật liệu chuyên biệt như PTFE hoặc lớp phủ nhựa.
c. Thiết kế tinh chỉnh các dấu vết tròn, khoảng cách đồng đều và độ sạch cạnh giảm rủi ro thải corona trong PCB điện áp cao.
d. Kiểm tra theo tiêu chuẩn IPC-TM-650 (ví dụ, điện áp phá vỡ điện đệm) đảm bảo độ tin cậy trong điều kiện khắc nghiệt.

Tại sao điện áp lớp qua lớp chịu được vấn đề
PCB đa lớp tách các lớp điện, mặt đất và tín hiệu, nhưng các lớp liền kề thường hoạt động ở các tiềm năng khác nhau. Ví dụ:

a. Một bộ điều khiển công nghiệp 3 pha có thể có 480V AC giữa các lớp điện.
b.Hệ thống quản lý pin xe điện (BMS) có 600V+ giữa tầng điện áp cao và tầng tín hiệu.
c. Một máy chống rung y tế sử dụng 2kV giữa các lớp lưu trữ năng lượng và điều khiển.

Nếu cách điện bị hỏng, các vòng cung giữa các lớp, dấu vết tan chảy, làm hỏng các thành phần hoặc tạo ra nguy cơ an toàn.000 mỗi sự cố (bao gồm thời gian ngừng hoạt động và sửa chữa), theo một cuộc khảo sát của IEEE.

Các yếu tố ảnh hưởng đến điện áp chống trong PCB đa lớp
Ba yếu tố cốt lõi xác định khả năng chống điện áp lớp qua lớp của PCB:

1. Tính chất vật liệu điện môi
Lớp cách điện (dielectric) giữa các lớp đồng là tuyến phòng thủ đầu tiên.

a. Độ bền điện đệm: Điện áp tối đa mà một vật liệu có thể chịu trước khi tạo vòng cung (được đo bằng kV/mm).
b. Kháng thể tích: Một thước đo của sức đề kháng cách nhiệt (cao hơn = tốt hơn, đo bằng Ω·cm).
c. Sự ổn định nhiệt độ: Hiệu suất cách nhiệt giảm ở nhiệt độ cao; vật liệu có quá trình chuyển đổi thủy tinh cao (Tg) duy trì độ bền.

2. Độ dày cách nhiệt
Lớp điện bao phủ dày hơn làm tăng khả năng chịu điện áp nhưng với sự đánh đổi:

a. Một lớp FR-4 0,2 mm chịu ~ 3kV; độ dày tăng gấp đôi đến 0,4 mm chịu ~ 6kV (mối quan hệ tuyến tính đối với hầu hết các vật liệu).
b. Tuy nhiên, các lớp dày hơn làm tăng trọng lượng PCB và làm giảm tính toàn vẹn tín hiệu trong thiết kế tốc độ cao (ví dụ: 5G).

Đối với PCB điện áp cao, các kỹ sư sử dụng “kích thước an toàn”: thiết kế cho 2 “3 lần điện áp hoạt động. Ví dụ, một hệ thống 1 kV nên sử dụng cách điện định giá cho 2 “3 kV để tính toán các đợt tăng điện áp.

3Các yếu tố gây căng thẳng môi trường
Các điều kiện thực tế làm suy giảm cách nhiệt theo thời gian:

a. Nhiệt độ: Mỗi sự gia tăng 10 °C trên 25 °C làm giảm độ bền dielectric bằng 5 ∼8% (ví dụ, FR-4 ở 100 °C mất 30% độ bền ở nhiệt độ phòng).
b. Độ ẩm: Sự hấp thụ độ ẩm (thường xảy ra trong PCB không phủ) làm giảm điện trở. Một lớp FR-4 1mm ở độ ẩm 90% có thể thấy điện áp chịu 50% thấp hơn.
c. Ô nhiễm: bụi, dầu hoặc dư lượng luồng tạo ra đường dẫn. PCB công nghiệp thường sử dụng lớp phủ phù hợp (ví dụ: silicone) để cách điện.

Các chiến lược thiết kế để tăng điện áp chống
Kỹ thuật PCB đa lớp cho điện áp cao đòi hỏi sự lựa chọn thiết kế chủ động:

1- Vật liệu phù hợp với nhu cầu điện áp
Điện áp thấp (≤500V): Tiêu chuẩn FR-4 với lớp điện bao phủ 0,1 ∼ 0,2 mm hoạt động cho thiết bị điện tử tiêu dùng (ví dụ: TV thông minh, bộ định tuyến).
Năng lượng trung bình (500V ⋅ 5kV): FR-4 hoặc polyimide (PI) Tg cao với lớp 0,2 ⋅ 0,5 mm phù hợp với các cảm biến công nghiệp và cổng sạc EV.
Điện áp cao (5kV +): PTFE hoặc lớp phủ nhựa (0.5 ∼ 2mm lớp) là rất quan trọng cho các biến tần điện và máy khử rung y tế.

2Giảm rủi ro ¢ Chất thải Corona ¢
Các trường điện điện cao áp tập trung ở các cạnh sắc nét (ví dụ: góc vết 90 ° hoặc đồng phơi bày), tạo ra xả corona ắt tia lửa nhỏ làm xói mòn cách điện theo thời gian.

Các dấu vết tròn: Sử dụng các góc 45 ° hoặc cong thay vì các góc 90 ° để phân phối các trường điện.
Tăng khoảng cách: Giữ các dấu vết điện áp cao cách nhau gấp 3 lần so với các dấu vết điện áp thấp (ví dụ: 3mm so với 1mm cho 1kV).
Các mặt phẳng mặt đất: Thêm một lớp ′′shield′′ được nối đất giữa các lớp điện áp cao và thấp để chứa các trường điện.

3. Khả năng cắt và xếp chồng lớp
Khoảng cách giữa các cạnh: Đảm bảo các lớp đồng kết thúc 2-5mm trước cạnh PCB để ngăn chặn các lớp phơi bày.
Đặt chồng cân bằng: Số lớp cân bằng (ví dụ, 4 lớp: tín hiệu / mặt đất / điện / tín hiệu) để tránh biến dạng, có thể làm vỡ các lớp điện môi.
Tránh các đường dẫn chồng chéo: Đặt đường dẫn giữa các lớp để ngăn chặn các đường dẫn thông qua cách điện.

Kiểm tra và xác thực: Đảm bảo độ tin cậy
Không có thiết kế nào hoàn thành nếu không thử nghiệm nghiêm ngặt:

1. Kiểm tra sự cố điện đệm
Phương pháp: Áp dụng điện áp AC/DC tăng giữa các lớp cho đến khi xảy ra vòng cung; ghi lại điện áp hỏng.
Tiêu chuẩn: IPC-TM-650 2.5.6.2 xác định các điều kiện thử nghiệm (ví dụ: 50Hz AC, tốc độ tăng 1kV/s).
Các tiêu chí chấp nhận: Điện áp hỏng phải vượt quá 2 lần điện áp hoạt động (ví dụ: 2kV cho một hệ thống 1kV).

2. Thử nghiệm xả một phần (PD)
Mục đích: Khám phá các lần xả nhỏ, không phá hủy (corona) báo hiệu thất bại trong tương lai.
Ứng dụng: Quan trọng đối với PCB điện áp cao (5kV +); Mức PD > 10pC cho thấy sự yếu kém của cách điện.

3Kiểm tra môi trường
Chu trình nhiệt: Kiểm tra ở nhiệt độ từ -40 °C đến 125 °C trong hơn 1.000 chu kỳ để mô phỏng lão hóa.
Kiểm tra độ ẩm: 85 °C/85% RH trong 1.000 giờ để kiểm tra độ ẩm.

Ứng dụng và kết quả trong thế giới thực
a. Các Inverter công nghiệp: Một động cơ 3kV sử dụng các lớp PTFE 0,5mm (được định giá 15kV) giảm sự cố trường bằng 70% so với các thiết kế FR-4.
b. Trạm sạc EV: Các hệ thống 600V với lớp FR-4 Tg cao (0,3mm) và lớp phủ phù hợp duy trì độ tin cậy 100% trong hơn 5.000 chu kỳ sạc.
c. Hình ảnh y tế: Máy X-quang 2kV sử dụng các lớp nhựa nhựa (mảng 1mm) vượt qua các tiêu chuẩn an toàn IEC 60601-1, không phát hiện PD ở 3kV.

FAQ
Hỏi: PCB đa lớp với hơn 40 lớp có thể xử lý điện áp cao không?
Đáp: Có, nhưng xếp chồng lớp là rất quan trọng. Thay thế các lớp điện áp cao với mặt đất để ngăn chặn đường cung chéo lớp, và sử dụng vật liệu điện đậm hơn (0,3mm +) giữa các cặp điện áp cao.

Hỏi: Số lớp ảnh hưởng đến điện áp như thế nào?
A: Nhiều lớp làm tăng nguy cơ thất bại chéo, nhưng khoảng cách và màn chắn thích hợp làm giảm điều này.

Q: Cách rẻ nhất để tăng điện áp là gì?
Đáp: Đối với thiết kế điện áp thấp, tăng độ dày dielectric (ví dụ: 0,2 mm so với 0.1 mm FR-4) làm tăng chi phí tối thiểu trong khi tăng gấp đôi khả năng chịu đựng.

Kết luận
Chống điện áp đa lớp PCB là sự cân bằng giữa khoa học vật liệu, kỷ luật thiết kế và ý thức môi trường.và kiểm tra chặt chẽ, các kỹ sư có thể đảm bảo cách nhiệt lớp này đến lớp khác trong cả các ứng dụng khó khăn nhất.Đối với các hệ thống điện áp cao, nơi thất bại không phải là một lựa chọn, cách tiếp cận chủ động này không chỉ là kỹ thuật tốtNó rất cần thiết.