2025-09-17
PCB kết nối mật độ cao (HDI) là xương sống của các thiết bị điện tử hiện đại, cung cấp tất cả mọi thứ, từ điện thoại thông minh 5G đến các thiết bị hình ảnh y tế. Tuy nhiên, khoảng cách giữa nguyện vọng thiết kế HDI và khả năng sản xuất thường dẫn đến các lỗi tốn kém: thời hạn bị bỏ lỡ, bảng bị lỗi và vật liệu lãng phí. Các nghiên cứu cho thấy 70% các vấn đề sản xuất HDI PCB xuất phát từ sự sai lệch giữa thiết kế và sản xuất, nhưng những vấn đề này có thể tránh được với sự hợp tác sớm, quy tắc thiết kế nghiêm ngặt và nhận dạng vấn đề chủ động. Hướng dẫn này phá vỡ cách kết nối phân chia sản xuất thiết kế, phát hiện các vấn đề quan trọng trước khi chúng leo thang và thực hiện các giải pháp để đảm bảo PCB HDI hiệu suất cao, đáng tin cậy.
Key Takeaways
1.Collabory với các nhà sản xuất sớm (trước khi hoàn thiện bố cục) để sắp xếp các lựa chọn thiết kế với khả năng sản xuất, điều này cắt giảm chi phí thiết kế lại tới 40%.
2. Các quy tắc thiết kế HDI nghiêm ngặt (chiều rộng theo dõi, thông qua kích thước, tỷ lệ khung hình) và chạy thiết kế lặp lại cho kiểm tra khả năng sản xuất (DFM) để bắt gặp sự cố ở mọi giai đoạn.
3.Audit Gerber Tệp kỹ lưỡng để khắc phục sự không phù hợp, dữ liệu bị thiếu hoặc lỗi định dạng. Những điều này chịu trách nhiệm cho 30% độ trễ sản xuất HDI.
4. Công cụ tiên tiến (phân tích điều khiển AI, mô phỏng 3D) và thực hành tốt nhất về microvia để tối ưu hóa tính toàn vẹn tín hiệu và giảm khuyết điểm.
5. Sử dụng tạo mẫu và các vòng phản hồi (giữa các nhóm thiết kế và sản xuất) để xác nhận các thiết kế và giải quyết các vấn đề trước khi sản xuất hàng loạt.
Xung đột giữa thiết kế và sản xuất HDI
HDI PCB yêu cầu độ chính xác: Dấu vết mỏng tới 50 micron, microvias nhỏ tới 6 triệu và các quy trình cán liên tiếp đòi hỏi dung sai chặt chẽ. Khi các nhóm thiết kế ưu tiên chức năng hoặc thu nhỏ mà không tính đến các giới hạn sản xuất, xung đột phát sinh đã dẫn đến các tắc nghẽn sản xuất và bảng bị lỗi.
Nguyên nhân của xung đột
Sự phân chia giữa thiết kế và sản xuất thường xuất phát từ những sai lầm có thể tránh được, bao gồm:
1. Sự không phù hợp
A. Bản vẽ và các tệp Gerber không căn chỉnh (ví dụ: độ dày PCB hoặc màu mặt nạ hàn khác nhau) buộc các nhà sản xuất phải tạm dừng sản xuất để làm rõ.
Các tệp khoan B.NC mâu thuẫn với các biểu đồ khoan cơ học tạo ra sự nhầm lẫn trên kích thước lỗ, làm chậm quá trình khoan và tăng nguy cơ vias bị lệch.
c.copied hoặc ghi chú chế tạo lỗi thời (ví dụ: chỉ định không cần thiết qua điền) Thêm các bước và chi phí không cần thiết.
2. Các cuộc gọi tài liệu hoặc đặc điểm kỹ thuật
a.mislabeling trọng lượng đồng (ví dụ, trộn ounce và mils) dẫn đến các khiếm khuyết mạ, quá ít đồng gây mất tín hiệu, trong khi quá nhiều vượt quá giới hạn độ dày sản xuất.
B.Choos Vật liệu không đáp ứng các tiêu chuẩn IPC (ví dụ: vật liệu điện môi không tương thích với sốc nhiệt) làm giảm độ tin cậy của bảng và tăng tỷ lệ thất bại.
3. Khả năng sản xuất
a.designing Các tính năng vượt quá giới hạn thiết bị của nhà sản xuất: Ví dụ, chỉ định các microvias 4 triệu khi máy khoan laser của nhà máy chỉ có thể xử lý các lỗ 6 mil.
B. Quy tắc HDI cơ bản (ví dụ: tỷ lệ khung hình> 1: 1 cho microvias, khoảng cách theo dõi <3 mils) làm cho việc mạ và khắc không thể, dẫn đến quần short hoặc mạch mở.
4. Sự phức tạp của quá trình xem xét
A.HDI PCB dựa vào các quy trình chuyên dụng như hình ảnh trực tiếp laser (LDI) và khắc plasma. Các thiết kế không giải thích cho các bước này (ví dụ: không đủ độ thanh thải cho căn chỉnh LDI) dẫn đến định nghĩa tính năng kém.
B.
Mẹo: Lên lịch một cuộc họp khởi động với nhà sản xuất của bạn trước khi bắt đầu thiết kế HDI. Chia sẻ ngăn xếp ban đầu của bạn, thông qua Kế hoạch và Danh sách thành phần, họ sẽ đánh dấu các khoảng trống khả năng (ví dụ: Chúng tôi không thể thực hiện sớm tỷ lệ khung hình ASPECT Microvias), tiết kiệm cho bạn khỏi thiết kế lại tốn kém.
Tác động đến sản xuất
Xung đột sản xuất thiết kế chưa được giải quyết sản xuất trật bánh theo những cách hữu hình, ảnh hưởng đến chi phí, chất lượng và thời gian:
| Sự va chạm | Sự miêu tả |
|---|---|
| Sự chậm trễ | Kiểm tra mất 2 trận3x dài hơn để giải quyết sự không phù hợp về tài liệu; Thiết kế lại thêm 1 tuần2 vào sản xuất. |
| Tỷ lệ khiếm khuyết cao hơn | Các khiếm khuyết phổ biến bao gồm thông qua vết nứt (từ tỷ lệ khung hình kém), mệt mỏi khớp hàn (từ ứng suất nhiệt) và các mạch mở (từ vi phạm khoảng cách theo dõi). |
| Năng suất thấp hơn | Các quy trình nâng cao như LDI hoặc Etching huyết tương yêu cầu thiết kế chính xác đầu vào các lớp phân loại hoặc độ khoảng trống không chính xác có thể giảm năng suất từ 90% xuống 60%. |
| Tăng chi phí | Thử nghiệm bổ sung, làm lại các bảng bị lỗi và các vật liệu lãng phí thêm 203030% vào tổng chi phí dự án. |
| Đã bỏ lỡ thời hạn | Thiết kế lại và giữ sản xuất thường dẫn đến ra mắt sản phẩm muộn, mất thị phần. |
Để giảm thiểu các rủi ro này, các nhà sản xuất có thể sử dụng cách giải quyết của người Hồi giáo như bù gỗ (điều chỉnh độ dày lớp để sửa chữa) hoặc mạ bổ sung nhưng các bộ phận hỗ trợ ban nhạc này giảm độ tin cậy của bảng. Giải pháp dài hạn duy nhất là thiết kế với sản xuất trong tâm trí ngay từ đầu.
Xác định các vấn đề về PCB HDI: Các lĩnh vực chính cần kiểm toán
Bắt các vấn đề HDI sớm (trong quá trình thiết kế, không phải sản xuất) là rất quan trọng, việc đặt vấn đề về bố cục có giá 100 đô la, nhưng sửa nó sau khi sản xuất chi phí 10.000 đô la+. Dưới đây là ba khu vực có rủi ro cao nhất để kiểm tra, cộng với các bước hành động để phát hiện các vấn đề.
1. Các ràng buộc và quy tắc thiết kế: Thực thi các tiêu chuẩn cụ thể của HDI
PCB HDI có các quy tắc chặt chẽ hơn nhiều so với PCB tiêu chuẩn do các tính năng tốt của chúng. Bỏ qua các quy tắc này là nguyên nhân số 1 của lỗi thiết kế. Dưới đây là các hướng dẫn không thể thương lượng, phù hợp với IPC-2226 (tiêu chuẩn công nghiệp cho HDI):
| Yếu tố thiết kế | Quy tắc HDI của ngón tay cái | Cơ sở lý luận |
|---|---|---|
| Chiều rộng theo dõi | 2 MIL4 MILS (50 Mic100 Micron) | Dấu vết mỏng hơn tiết kiệm không gian nhưng mất tín hiệu rủi ro; Dấu vết dày hơn vượt quá mục tiêu mật độ. |
| Khoảng cách dấu vết | 3 Mil5 Mils (75 Mic125 Micron) | Ngăn chặn nhiễu xuyên âm (nhiễu tín hiệu) và quần short trong quá trình khắc. |
| Thông qua đường kính | 6 trận8 mils cho microvias; 10 trận12 mils cho vias mù | Microvias nhỏ hơn cho phép thiết kế thông qua pad nhưng yêu cầu khoan laser. |
| Khoảng cách thông qua VIA | 8 trận10 mils | Tránh mạ chồng chéo và đảm bảo tính toàn vẹn cấu trúc. |
| Kích thước pad | Tối thiểu 10 MIL12 mils | Đảm bảo hàn đáng tin cậy cho các thành phần tốt (ví dụ, BGA). |
| Tỷ lệ khung hình microvia | ≤0,75: 1 (độ sâu: đường kính) | Ngăn chặn các khoảng trống mạ, tỷ lệ cao hơn (ví dụ: 1: 1) dẫn đến mạ mỏng hoặc không đồng đều. |
| Kiểm soát trở kháng | Khớp với độ rộng/khoảng cách theo dấu vết với trở kháng mục tiêu (ví dụ: 50Ω cho tín hiệu) | Duy trì tính toàn vẹn tín hiệu cho dữ liệu tốc độ cao (ví dụ: 4G/5G, PCIE). |
Thiết kế bổ sung thực hành tốt nhất
Sự phân biệt A.Sign: Digital (tốc độ cao) riêng biệt, tương tự (nhiễu thấp) và tín hiệu năng lượng thành các lớp riêng biệt, điều này làm giảm 30% EMI và ngăn chặn tham nhũng tín hiệu.
Quản lý b.thermal: Thêm vias nhiệt (10 Mạnh12 MIls) trong các thành phần tạo nhiệt (ví dụ, bộ xử lý) để tiêu tan nhiệt; Ghép nối với tản nhiệt cho các thiết bị công suất cao.
Tối ưu hóa C.Stackup: Sử dụng tích tụ cán microvia Microvia cho BGA có đầu có đầu, điều này cho phép các tín hiệu định tuyến từ BGA đến các lớp bên trong thông qua các microvias xếp chồng lên nhau, tiết kiệm không gian.
D. Giảm căng thẳng cơ học: Tránh đặt các thành phần hoặc VIAS gần các cạnh PCB (để lại bộ đệm 2 mm) để tránh nứt trong quá trình lắp ráp hoặc xử lý.
Lưu ý quan trọng: Luôn xác nhận các quy tắc xếp chồng và thiết kế của bạn với nhà sản xuất của bạn. Ví dụ, một nhà máy có thể yêu cầu khoảng cách dấu vết 5 triệu thay vì 3 triệu nếu quá trình khắc của họ có dung sai chặt chẽ hơn, điều chỉnh sớm tránh được việc làm lại.
2. Kiểm tra DFM: Xác nhận khả năng sản xuất ở mọi giai đoạn
Thiết kế kiểm tra khả năng sản xuất (DFM) không phải là bước một lần, chúng nên được chạy lặp lại trong quá trình xem xét thư viện, vị trí thành phần, định tuyến và đăng xuất bố cục cuối cùng. Các công cụ DFM tự động (ví dụ: Máy phân tích DFM của Altium Designer, trình kiểm tra DFM của Cadence Allegro) Các vấn đề về mắt người mà mắt người bỏ lỡ, nhưng chúng hoạt động tốt nhất khi tùy chỉnh khả năng của nhà sản xuất.
Key DFM kiểm tra HDI PCB
Bảng dưới đây phác thảo kiểm tra DFM phải chạy và tác động của chúng đối với việc sản xuất HDI:
| Tính năng kiểm tra/công cụ DFM | Mục đích | Lợi ích cụ thể của HDI |
|---|---|---|
| Kiểm tra lặp (Thư viện → Định tuyến) | Áp dụng các quy tắc ở mỗi giai đoạn thiết kế (ví dụ: kiểm tra kích thước pad trong quá trình thiết lập thư viện, khoảng cách theo dõi trong quá trình định tuyến). | Bắt các vấn đề sớm (ví dụ: padstack không tương thích cho microvias) trước khi chúng yêu cầu làm lại bố cục đầy đủ. |
| Xác thực khoảng cách tồn tại | Đảm bảo khoảng cách đầy đủ giữa các chân hậu quả và dấu vết/dấu vết liền kề. | Ngăn chặn phản xạ tín hiệu và quần short trong các thiết kế HDI tốc độ cao (ví dụ: bo mạch chủ máy chủ). |
| Phó hàn/mặt nạ dán | Xác minh mở mặt nạ hàn thẳng hàng với miếng đệm; Kiểm tra mặt nạ bị thiếu. | Tránh cầu nối hàn (rút ngắn các miếng đệm liền kề) và đảm bảo hàn thành phần thích hợp CRITICAL cho các BGA tốt. |
| Thực thi khoảng cách đồng | Thực thi khoảng cách tối thiểu giữa các tính năng đồng (dấu vết, miếng đệm, vias). | Ngăn chặn các lỗi khắc (ví dụ: dấu vết được hợp nhất) trong bố cục chặt chẽ của HDI. |
| Bộ ràng buộc tùy chỉnh | Tạo các quy tắc DFM phù hợp với các quy trình của nhà sản xuất của bạn (ví dụ: không có VIAS trong vòng 8 triệu của bảng cạnh bảng). | Sắp xếp thiết kế với các khả năng của nhà máy, giảm các tính năng không thể xây dựng được. |
| Tệ canh thông qua loại trừ | Loại trừ các vias bị triệt để (được phủ mặt nạ hàn) khỏi một số séc nhất định (ví dụ, giải phóng mặt nạ dán). | Giảm tích cực sai và tăng tốc độ xác thực của VIAS không cần mặt nạ dán. |
| Sửa đổi Padstack | Điều chỉnh kích thước pad (ví dụ: tăng kích thước vòng hình khuyên) để khắc phục vi phạm quy tắc. | Cho phép tuân thủ các quy tắc HDI chặt chẽ (ví dụ: VIAS 6 triệu cần vòng hình khuyên 2 triệu) mà không cần thiết kế lại bố cục. |
Cách tối đa hóa hiệu quả của DFM
A.Collaborge trên các quy tắc: Chia sẻ bộ ràng buộc DFM của bạn với nhà sản xuất để xem xét, họ sẽ thêm các quy tắc cụ thể của quy trình (ví dụ: microvias được khoan laser cần vòng hình khuyên 1 triệu).
B.Run Kiểm tra sau mỗi lần thay đổi: Ngay cả các điều chỉnh nhỏ (ví dụ: di chuyển một thành phần) cũng có thể phá vỡ các quy tắc DFM, hãy kiểm tra nhanh sau khi chỉnh sửa để tránh các vấn đề xếp tầng.
C.combine Kiểm tra tự động và thủ công: Các công cụ tự động bỏ lỡ bối cảnh (ví dụ, dấu vết này nằm gần nguồn nhiệt mà nó cần khoảng cách thêm? Có một nhà thiết kế xem xét các khu vực có nguy cơ cao (máy bay điện, cụm microvia) bằng tay.
Mẹo công cụ: Sử dụng tính năng liên kết nhà sản xuất của Altium Designer để kết nối trực tiếp với cơ sở dữ liệu DFM của nhà máy PCB của bạn, điều này sẽ tự động rút các quy tắc mới nhất của họ vào phần mềm thiết kế của bạn.
3. Vấn đề dữ liệu của Gerber: Tránh độ trễ sản xuất số 1
Các tệp Gerber là các bản thiết kế của người Viking cho HDI PCB, chúng chứa tất cả dữ liệu lớp, hướng dẫn khoan và chi tiết mặt nạ hàn. Một lỗi duy nhất trong các tập tin Gerber có thể tạm dừng sản xuất trong nhiều ngày. Các vấn đề phổ biến bao gồm các lớp bị thiếu, dữ liệu bị sai lệch và các định dạng lỗi thời, và chúng đặc biệt tốn kém cho HDI, trong đó thậm chí sự sai lệch 1 mil phá vỡ microvias.
Các vấn đề phổ biến của Gerber và tác động của chúng
| Vấn đề dữ liệu Gerber | Sự miêu tả | Tác động đến sản xuất HDI |
|---|---|---|
| Thiết kế-sản xuất không phù hợp | Các tính năng thiết kế PCB (ví dụ, thông qua kích thước) vượt quá khả năng của nhà sản xuất. | Kích hoạt các yêu cầu thiết kế lại, trì hoãn sản xuất sau 1 tuần 2; Tăng chất thải vật liệu. |
| Không đủ giải phóng mặt bằng | Khoảng cách giữa dấu vết, miếng đệm hoặc VIAS dưới mức yêu cầu tối thiểu. | Nguyên nhân gây ra lỗi khắc (quần short), lỗ mạ và thông qua thất bại, các cánh đồng giảm 20 %30%. |
| Định dạng tệp lỗi thời | Sử dụng các định dạng lỗi thời (ví dụ: Gerber 274D) thay vì RS-274X/GERBER X2. | Các tệp không thể đọc được bởi thiết bị HDI hiện đại (ví dụ: máy LDI); Sản xuất dừng lại cho đến khi định dạng lại. |
| Các lớp chưa đăng ký | Các lớp không được liên kết với một điểm tham chiếu chung. | Nguyên nhân gây sai lệch thông qua đường theo dấu vết của Microvias có thể không kết nối với các lớp bên trong, dẫn đến các mạch mở. |
| Thiếu bảng phác thảo | Không có ranh giới cạnh xác định cho PCB. | Các nhà sản xuất không thể cắt bảng theo kích thước; Sản xuất đang bị trì hoãn cho đến khi phác thảo được cung cấp. |
| Các tập tin bị hỏng/trống | Các tệp Gerber bị thiếu dữ liệu hoặc bị hỏng trong quá trình chuyển. | Sản xuất không thể bắt đầu; Yêu cầu tái xuất và kiểm tra lại các tập tin, điều chỉnh 1 ngày2 đến các mốc thời gian. |
| Đặt tên tập tin mơ hồ | Tên không chuẩn (ví dụ, Lớp Layer1.GBR, thay vì của Top_Copper_RS274X.GBR). | Tạo sự nhầm lẫn (ví dụ, trộn các lớp trên và dưới); dẫn đến bảng đảo ngược. |
| Lỗi giải phóng mặt nạ hàn | Mở mặt nạ hàn quá nhỏ/lớn cho miếng đệm. | Nguyên nhân tiếp xúc với đồng (nguy cơ ăn mòn) hoặc cầu nối hàn (quần short) trong các thiết kế HDI pitch. |
| Mù không đúng/bị chôn vùi thông qua xử lý | VIAS mù tỷ lệ cao không được gắn cờ, hoặc các cặp lớp không chính xác. | Mạ không bằng phẳng (tường mỏng), dẫn đến thông qua nứt trong khi đạp xe nhiệt. |
Cách kiểm toán các tệp Gerber cho HDIS
A. Sử dụng một người xem Gerber: Các công cụ như GC-Prevue hoặc ViewMate Cho phép bạn kiểm tra các lớp, kiểm tra căn chỉnh và xác minh kích thước khoan, Zoom trong 1000% để phát hiện các vấn đề về microvia hoặc theo dõi.
Căn chỉnh lớp B.Validate: Lớp phủ tất cả các lớp (đồng trên cùng, mặt nạ hàn, tập tin khoan) để đảm bảo chúng xếp hàng thậm chí là sai lệch 1 mil là một vấn đề đối với HDI.
c. Kiểm tra dữ liệu khẩu độ: Đảm bảo các bảng khẩu độ (xác định pad/qua hình dạng) khớp với thiết kế của bạn.
D.Cross-Reference với BOM/Pick-and-Place: Xác nhận dấu chân thành phần trong các gerbers phù hợp với hóa đơn vật liệu (BOM). Một dấu chân không khớp (ví dụ: 0402 so với 0201) dẫn đến lỗi lắp ráp.
Khả năng tương thích tệp E.Test: Gửi một Gerber mẫu được đặt cho nhà sản xuất của bạn để kiểm tra trước khi kiểm tra trước khi họ xác nhận các tệp hoạt động với thiết bị của họ.
Mẹo chuyên nghiệp: Xuất các tệp Gerber ở định dạng RS-274X (với dữ liệu khẩu độ được nhúng) thay vì 274D, điều này đã loại bỏ các lỗi Aperture Aperture, phổ biến trong sản xuất HDI.
Giải quyết và ngăn chặn xung đột sản xuất thiết kế HDI
Khắc phục các vấn đề về HDI không chỉ là khắc phục sự cố, đó là về các hệ thống xây dựng ngăn chặn xung đột ngay từ đầu. Dưới đây là các chiến lược đã được chứng minh để sắp xếp thiết kế và sản xuất, tối ưu hóa hiệu suất HDI và giảm khuyết điểm.
1. Hợp tác sớm: Bảo vệ số 1 chống lại xung đột
Cách hiệu quả nhất để tránh các vấn đề HDI là liên quan đến các nhà sản xuất trong quá trình thiết kế trước khi bạn hoàn thiện bố cục. Sự hợp tác này đảm bảo thiết kế của bạn là có thể xây dựng được ngay từ đầu và tận dụng chuyên môn của nhà máy để tối ưu hóa hiệu suất.
Các bước hợp tác có thể hành động
1. Cuộc họp của Keakoff: Lên lịch một cuộc họp với nhóm kỹ thuật của nhà sản xuất của bạn để xem xét:
A.Stackup (số lớp, vật liệu điện môi, trọng lượng đồng).
kế hoạch B.VIA (kích thước microvia, tỷ lệ khung hình, mù/chôn qua các cặp lớp).
Danh sách c.component (BGA tốt, các bộ phận tạo nhiệt).
Họ sẽ gắn cờ các vấn đề như là chúng tôi không thể sử dụng FR-4 cho Stackup 12 lớp của bạn sử dụng gỗ cao TG cho độ ổn định nhiệt.
2.Share Thiết kế Lặp lại: Gửi bố cục dự thảo (không chỉ các tệp cuối cùng) cho phản hồi Các nhà sản xuất có thể đề xuất các tinh chỉnh nhỏ (ví dụ: di chuyển cụm microvia này 2 triệu để tránh khoan vào một mặt phẳng điện) để cứu những cơn đau đầu lớn sau đó.
3. Xác định vai trò rõ ràng: Gán một liên lạc thiết kế và liên lạc sản xuất để giao tiếp thường xuyên.
4.Align về dung sai: Sản xuất HDI đòi hỏi dung sai chặt chẽ (± 0,1 triệu để khoan laser). Xác nhận khả năng của nhà sản xuất của bạn (ví dụ: dung sai độ rộng theo dõi tối thiểu của bạn là bao nhiêu?) Và điều chỉnh thiết kế của bạn phù hợp.
Nghiên cứu trường hợp: Một công ty thiết bị y tế đã giảm 60% thiết kế lại HDI bằng cách liên quan đến nhà sản xuất của họ trong thiết kế xếp chồng. Nhà máy khuyên bạn nên chuyển đổi từ microvias 8 triệu sang 6 triệu (mà khoan laser của họ đã xử lý tốt hơn), kích thước bảng cắt xuống 15% và cải thiện tính toàn vẹn tín hiệu.
2. Các công cụ thiết kế nâng cao: Tối ưu hóa HDI về hiệu suất và khả năng sản xuất
Các công cụ thiết kế PCB hiện đại được xây dựng cho HDIS, chúng xử lý các dấu vết tốt, microvias và bố cục 3D mà phần mềm cũ không thể. Đầu tư vào các công cụ này làm giảm lỗi và tăng tốc thiết kế, trong khi các tính năng mô phỏng cho phép bạn kiểm tra hiệu suất trước khi sản xuất.
Các công cụ phải có để thiết kế HDI
| Danh mục công cụ | Ví dụ | Trường hợp sử dụng cụ thể HDI |
|---|---|---|
| Thiết kế 3D & công cụ xếp chồng | Altium Designer (Trình quản lý ngăn xếp lớp), Cadence Allegro (Trình chỉnh sửa mặt cắt) | Thiết kế các ngăn xếp HDI phức tạp (ví dụ: 16 lớp với microvias xếp chồng lên nhau) và xác minh độ dày điện môi để kiểm soát trở kháng. |
| Mô phỏng tính toàn vẹn tín hiệu | Quảng cáo Keysight, Ansys Siwave | Kiểm tra các tín hiệu tốc độ cao (ví dụ, Ethernet 10Gbps) cho Crosstalk và phản xạ Cao nguyên cho khoảng cách dấu vết chặt chẽ của HDI. |
| Công cụ phân tích EMI | ANSYS HFSS, Bộ giải 3D Cadence Clarity | Đặt các mặt phẳng mặt đất và các lớp che chắn để giảm kích thước nhỏ của EMI HDI khiến nó dễ bị nhiễu điện từ. |
| Công cụ định tuyến tương tác | Altium Activeroute, Bộ định tuyến Cadence Sigrity | Dấu vết BGA tự động chuyển động (ví dụ: cao độ 0,4mm) trong khi thực thi các quy tắc HDI (ví dụ: không có lượt góc bên phải). |
| Nền tảng thiết kế điều khiển AI | Cadence Allegro X, Siemens Xpedition Enterprise | Sử dụng AI để tối ưu hóa vị trí microvia, giảm chiều dài theo dõi (tối đa 20%) và dự đoán các vấn đề tín hiệu trước khi chúng xảy ra. |
Cách tận dụng các công cụ để thành công HDI
a.Simulation sớm: Mô phỏng tính toàn vẹn tín hiệu chạy trước khi định tuyến, điều này xác định các vấn đề tiềm ẩn (ví dụ, dấu vết này sẽ có 15% Crosstalk,) và cho phép bạn điều chỉnh xếp chồng lớp hoặc khoảng cách theo dõi.
B. Sử dụng Trực quan hóa 3D: PCB HDI có các tính năng ẩn (Vias mù, các lớp bên trong) mà 2D xem bỏ lỡ. Các công cụ 3D cho phép bạn kiểm tra các va chạm lớp (ví dụ: Một người mù thông qua từ lớp 1 đến 3 lần đánh một mặt phẳng điện trên lớp 2).
C.Automate Các tác vụ thường xuyên: Sử dụng định tuyến điều khiển AI để xử lý công việc lặp đi lặp lại (ví dụ: định tuyến 100 chân BGA) trong khi bạn tập trung vào các khu vực có nguy cơ cao (phân phối điện, quản lý nhiệt).
Mẹo công cụ: Siemens Xpedition của HDI Wizard, tự động hóa thiết kế xếp chồng microvia, kết hợp số lượng lớp và lớp thành phần của bạn, và nó tạo ra một kế hoạch có thể sản xuất thông qua kế hoạch.
3. Microvia Thực hành tốt nhất: Tránh khiếm khuyết HDI số 1
Microvias là trái tim của PCB HDI, chúng cho phép mật độ cao bằng cách kết nối các lớp mà không cần sử dụng các lỗ. Nhưng chúng cũng là điểm thất bại phổ biến nhất: 40% khiếm khuyết HDI có liên quan đến microvia (nứt, lỗ rỗng, kết nối kém). Dưới đây là các quy tắc để đảm bảo microvias đáng tin cậy.
Quy tắc thiết kế microvia quan trọng
Tỷ lệ A.ASPECT: Giữ tỷ lệ khung hình microvia (độ sâu: đường kính). Ví dụ, microvia đường kính 6 triệu không nên sâu hơn 4,5 triệu (kết nối 2 lớp liền kề).
Phương pháp b.Drilling: Sử dụng khoan laser cho microvias ≤8 mils Các cuộc tập trận cơ chế không thể đạt được độ chính xác cần thiết cho HDI. Khoan laser cũng tạo ra các bức tường lỗ sạch hơn, làm giảm các khoảng trống mạ.
C.CLEARANCE: Duy trì 7 MIL8 MILS XEM giữa các tính năng microvias và đồng (dấu vết, miếng đệm). Đây là các mạch ngắn trong quá trình khoan hoặc mạ.
D.Surface Kết thúc: Chọn Enig (Vàng ngâm niken điện phân) hoặc ENEPIG (điện phân Niken điện phân Palladi Itemersion Gold) cho các miếng đệm microvia, các kết thúc này đảm bảo hàn và chống ăn mòn đáng tin cậy.
E.DLESS VIAS: Sử dụng microvias không có đất (không có miếng đồng xung quanh lỗ) cho các thiết kế cực dày, nhưng xác nhận nhà sản xuất của bạn hỗ trợ quy trình này (không phải tất cả các nhà máy đều có độ chính xác cho vias không có đất).
Kiểm tra và xác nhận microvia
Đạp xe A.THERMAL: Microvias thử nghiệm sử dụng IPC-TM-650 2.6.27 (thử nghiệm sốc nhiệt) với các coupons D, điều này phơi bày các vết nứt hoặc kéo ra pad do ứng suất nhiệt (ví dụ, trong quá trình hàn lại phản xạ).
Kiểm tra tia BX: Sau khi chế tạo, sử dụng tia X để kiểm tra độ dày mạ microvia, mục tiêu 1 Ném1,5 triệu đồng để đảm bảo cường độ cơ học.
C.MicroSection: Cắt PCB mẫu và kiểm tra microvias dưới kính hiển vi nhìn thấy các lỗ rỗng mạ, tường không đều hoặc sai lệch với các lớp bên trong.
Mẹo chuyên nghiệp: Đối với các ứng dụng động (ví dụ: công nghệ có thể đeo), sử dụng microvias so le (không xếp chồng lên nhau) để giảm căng thẳng, các microvias bị đóng gói dễ bị nứt hơn lặp đi lặp lại.
Chiến lược nâng cao cho HDI Excellence
Đối với HDI phức tạp (ví dụ, bảng 20 lớp, PCB của trạm cơ sở 5G), các thực tiễn tốt nhất cơ bản là không đủ. Các chiến lược nâng cao sau đây giúp bạn đẩy các giới hạn của mật độ trong khi duy trì khả năng sản xuất.
1. Phân tích điều khiển AI: Dự đoán và ngăn chặn các vấn đề
Các nền tảng thiết kế chạy bằng AI đang cách mạng hóa phát triển HDI PCB bằng cách phân tích hàng ngàn biến thiết kế trong thời gian thực. Các công cụ như Cadence Allegro X Sử dụng máy học để:
a.optimize định tuyến: AI giảm chiều dài theo dõi lên tới 20%, giúp cải thiện tính toàn vẹn tín hiệu và giảm mức tiêu thụ điện năng (trung bình 15%).
B.Predict khiếm khuyết: AI cờ các khu vực có nguy cơ cao (ví dụ: cụm Microvia này sẽ có vấn đề mạ) bằng cách so sánh thiết kế của bạn với cơ sở dữ liệu về các lỗi HDI trong quá khứ.
Thời gian thiết kế C.Reduce: Kiểm tra DFM thời gian thực và thời gian thiết kế định tuyến tự động giảm 30%, cho phép bạn khởi chạy sản phẩm nhanh hơn.
D.Improve Hiệu suất nhiệt: AI gợi ý nhiệt thông qua vị trí để giảm tới 25%điện trở nhiệt, ngăn ngừa quá nóng trong HDI năng lượng cao.
Lợi ích có thể đo lường được của AI cho HDIS
| Khu vực lợi ích | Cải thiện có thể đo lường được | Cách nó hoạt động |
|---|---|---|
| Giảm chiều dài theo dõi | Lên đến 20% | AI định tuyến theo dõi dọc theo con đường ngắn nhất trong khi thực thi các quy tắc HDI. |
| Giảm thời gian thiết kế | Lên đến 30% | Định tuyến tự động và kiểm tra thời gian thực loại bỏ các lần lặp thủ công. |
| Tỷ lệ lỗi bit (BER) | Dưới 10⁻² | AI tối ưu hóa trở kháng và giảm nhiễu xuyên âm cho tín hiệu tốc độ cao. |
| Tiêu thụ năng lượng | Ít hơn tới 15% | AI giảm thiểu điện trở theo dõi và tối ưu hóa phân phối mặt phẳng điện. |
| Điện trở nhiệt | Thấp hơn tới 25% | AI đặt vias nhiệt và tản nhiệt ở các khu vực nhiệt độ cao. |
| Chất thải vật chất | Ít hơn tới 20% | AI tối ưu hóa kích thước bảng bằng cách đóng gói các thành phần và dấu vết hiệu quả hơn. |
| Chi phí sản xuất | Thấp hơn 101515% | Ít lỗi hơn và thiết kế lại giảm chi phí sản xuất. |
Nghiên cứu trường hợp: Một công ty viễn thông đã sử dụng AI để thiết kế 5G HDI PCB, AI giảm chiều dài theo dõi xuống 18%, cắt BER xuống còn 10⁻³ và loại bỏ 2 thiết kế lại, tiết kiệm 50.000 đô la chi phí phát triển.
2. Tạo mẫu: Xác thực thiết kế trước khi sản xuất hàng loạt
Tạo mẫu là không thể thương lượng đối với HDIS, ngay cả những mô phỏng tốt nhất không thể sao chép các điều kiện sản xuất trong thế giới thực. Các nguyên mẫu quay nhanh (thời gian dẫn 1 ngày 3) cho phép bạn kiểm tra:
A. Khả năng sản xuất: Nhà máy sản xuất thành công microvias, vias mù và dấu vết tốt?
B.Performance: Tín hiệu có đáp ứng các mục tiêu trở kháng không? Hội đồng quản trị có xử lý căng thẳng nhiệt không?
C.Assugging: Các thành phần (ví dụ: BGA cao 0,3mm) có được hàn mà không cần bắc cầu không?
Phương pháp tạo mẫu HDI
| Phương pháp tạo mẫu | Mô tả | Lợi ích HDI |
|---|---|---|
| Khoan laser | Sử dụng tia laser UV để tạo ra microvias, vias mù và vias bị chôn vùi. | Cho phép chính xác, vias nhỏ (xuống còn 4 triệu) cho HDI cực dày. |
| Lamination tuần tự | Xây dựng lớp PCB từng lớp (lớp một lớp, sau đó khoan/định tuyến trước khi thêm lớp tiếp theo). | Tạo HDI đa lớp phức tạp (12+ lớp) với các microvias được căn chỉnh. |
| Via-in-pad với chất làm đầy đồng | Đổ đầy microvias trong các miếng đệm thành phần với đồng, sau đó tấm đệm. | Giảm độ tự cảm (quan trọng đối với tín hiệu tốc độ cao) và cải thiện sự phân tán nhiệt. |
| Mạ chọn lọc | Các tấm chỉ các khu vực quan trọng (ví dụ, miếng đệm microvia) với enig/enepig. | Tiết kiệm chi phí trong khi đảm bảo hàn đáng tin cậy cho các thành phần tốt. |
Làm thế nào để tận dụng tối đa tạo mẫu
1. Các trường hợp cạnh nhất: Nguyên mẫu Phần phức tạp nhất trong HDI của bạn (ví dụ: cụm Microvia BGA) thay vì toàn bộ bảng điều này tiết kiệm thời gian và chi phí.
2.Run Các bài kiểm tra đầy đủ: Sau khi tạo mẫu, thực hiện:
Các thử nghiệm a.Eellectric (tính liên tục, trở kháng, tính toàn vẹn tín hiệu).
Các xét nghiệm b.M cơ học (kiểm tra uốn cong cho HDI động).
Các thử nghiệm c.thermal (chu kỳ nhiệt độ để kiểm tra thông qua vết nứt).
3. Định hướng nhanh chóng: Nếu nguyên mẫu không thành công (ví dụ: Crack Microvias), hãy làm việc với nhà sản xuất của bạn để điều chỉnh thiết kế (ví dụ, tăng đường kính microvia) và mẫu lại, loại này rẻ hơn so với sửa các bảng sản xuất hàng loạt.
Mẹo chuyên nghiệp: Sử dụng các nhà sản xuất PCB với các phòng thí nghiệm tạo mẫu HDI HDI (ví dụ: Jabil, Flex) có thiết bị chuyên dụng để sản xuất HDIs hàng loạt nhỏ một cách nhanh chóng.
3. Vòng phản hồi: Thu hẹp khoảng cách sản xuất thiết kế
Các vòng phản hồi đảm bảo bài học từ một dự án thông báo tiếp theo. Bằng cách ghi lại các vấn đề, chia sẻ dữ liệu giữa các nhóm và các quy trình tinh chỉnh, bạn giảm các lỗi lặp lại và cải thiện độ tin cậy của HDI theo thời gian.
Cách xây dựng các vòng phản hồi hiệu quả
1. Khiếm khuyết và nguyên nhân gốc: Sử dụng cơ sở dữ liệu được chia sẻ để ghi nhật ký các vấn đề HDI (ví dụ: Microvia Microvia Cracking trong đợt 123) và nguyên nhân gốc của chúng (ví dụ: Tỷ lệ Aspect Aspect 1: 1 vượt quá giới hạn sản xuất).
2. Keewed Post-Sản xuất đánh giá: Sau mỗi dự án HDI, hãy gặp gỡ các nhóm thiết kế và sản xuất để thảo luận:
A. What hoạt động (ví dụ, sự hợp tác xếp chồng sớm đã tránh thiết kế lại).
b.
Các mục C.Action (ví dụ: Cập nhật cài đặt xuất khẩu Gerber sang RS-274X theo mặc định).
3. Sử dụng dữ liệu kiểm soát chất lượng: Chia sẻ kết quả kiểm tra sản xuất (AOI, X-quang, xe đạp nhiệt) với nhóm thiết kế, điều này giúp họ hiểu cách các lựa chọn thiết kế tác động đến sản xuất (ví dụ, dấu vết <3 mil có lỗi khắc hơn gấp 2 lần).
Kiểm tra kiểm soát chất lượng chính cho HDIS
| Loại thử nghiệm | Mục đích |
|---|---|
| Kiểm tra quang học tự động (AOI) | Phát hiện các khuyết tật bề mặt (quần short, dấu vết mở, mặt nạ hàn bị thiếu) trong các tính năng HDI tốt. |
| Kiểm tra tia X. | Kiểm tra căn chỉnh bên trong, mạ microvia và các mối nối hàn BGA (vô hình với AOI). |
| Thử nghiệm đầu dò bay | Kiểm tra tính liên tục điện của dấu vết và VIAS trước khi lắp ráp thành phần Cao nguyên cho HDI không có điểm kiểm tra. |
| Vi mô | Kiểm tra các mặt cắt của PCB để kiểm tra độ dày mạ, độ bám dính lớp và chất lượng microvia. |
| Đạp xe nhiệt | Phơi bày các điểm yếu (ví dụ: thông qua nứt, hàn khớp) bằng cách đạp xe trong khoảng từ -40 ° C đến 125 ° C. |
| Xét nghiệm sức mạnh vỏ | Các biện pháp bằng đồng tuân thủ tốt như thế nào đối với sức mạnh vỏ điện môi gây ra sự phân tách trong HDIS. |
| Phản xạ miền thời gian (TDR) | Xác minh điều khiển trở kháng đối với tín hiệu HDI tốc độ cao (ví dụ: PCIe 5.0). |
Ví dụ: Một công ty điện tử tiêu dùng đã sử dụng các vòng phản hồi để giảm 50%khiếm khuyết HDI: sau khi một đợt thất bại do các lớp chưa đăng ký, họ đã thêm một sự liên kết lớp của Lớp kiểm tra vào quy trình kiểm toán Gerber của họ và chia sẻ dữ liệu thử nghiệm với nhóm thiết kế để cải thiện thiết kế stackup.
Câu hỏi thường gặp
1. Sai lầm thiết kế HDI phổ biến nhất là gì?
Sai lầm số 1 là không xác nhận các lựa chọn thiết kế với các nhà sản xuất sớm. Các nhóm thiết kế thường chỉ định các tính năng (ví dụ: microvias 4 triệu) vượt quá khả năng của nhà máy, dẫn đến thiết kế lại và chậm trễ. Khắc phục điều này bằng cách chia sẻ bố cục ban đầu của bạn và xếp chồng với nhà sản xuất để xem xét.
2. Làm thế nào tôi có thể tránh lỗi tệp Gerber trong HDIS?
A.USE RS-274X/GERBER X2 (không lỗi thời 274D) để nhúng dữ liệu khẩu độ.
b.Inspect các lớp trong trình xem Gerber để kiểm tra căn chỉnh và dữ liệu bị thiếu.
C.Send Một mẫu được đặt cho nhà sản xuất của bạn để kiểm tra trước khi sản xuất hàng loạt.
D. Sử dụng tên tệp rõ ràng (ví dụ:, HDI_TOP_COPPER_RS274X.GBR) để tránh nhầm lẫn.
3. Tại sao microvias thất bại trong quá trình lắp ráp?
Microvias không thành công do ứng suất nhiệt (từ hồi thận) hoặc mạ kém. Để ngăn chặn điều này:
a.keep tỷ lệ khung hình ≤0,75: 1.
B. Sử dụng khoan laser cho các bức tường lỗ sạch.
C.Test microvias với chu kỳ nhiệt (IPC-TM-650 2.6.27) trước khi lắp ráp.
D.Choose enig/ENEPIG Bề mặt hoàn thiện cho khả năng chống ăn mòn.
4. Những công cụ nào là tốt nhất cho tính toàn vẹn tín hiệu HDI?
Đối với HDI tốc độ cao (ví dụ: 5G, bảng máy chủ), sử dụng:
A.ANSYS SIWAVE cho phân tích nhiễu xuyên âm và phản xạ.
B.Keysight ADS cho mô phỏng tín hiệu tần số cao.
C.Cadence CLARITY Bộ giải 3D cho mô phỏng điện từ 3D (quan trọng đối với bố cục chặt chẽ của HDI).
5. Chi phí tạo mẫu HDI bao nhiêu, và nó có đáng không?
Các nguyên mẫu HDI có giá 50 đô la 200 đô la (tùy thuộc vào các lớp và độ phức tạp) đầu tư nhỏ so với chi phí 10.000 đô la+ để sửa chữa các khuyết tật sản xuất hàng loạt. Tạo mẫu luôn có giá trị cho HDI, vì nó xác nhận khả năng sản xuất và hiệu suất trước khi mở rộng.
Phần kết luận
PCB HDI rất cần thiết cho các thiết bị điện tử thế hệ tiếp theo, nhưng sự phức tạp của chúng đòi hỏi một cách tiếp cận hợp tác, có chủ ý để thiết kế và sản xuất. Chìa khóa thành công nằm ở việc thu hẹp khoảng cách giữa nguyện vọng thiết kế và khả năng sản xuất: bằng cách liên quan đến các nhà sản xuất sớm, thực thi các quy tắc HDI nghiêm ngặt, kiểm toán các tệp Gerber một cách nghiêm ngặt và tận dụng các công cụ nâng cao, bạn có thể giảm khiếm khuyết, cắt giảm chi phí và cung cấp các bảng đáng tin cậy đúng hạn.
Hãy nhớ rằng: Các vấn đề HDI hiếm khi là vấn đề sản xuất của người Viking, thì thường xuyên thiết kế các vấn đề có thể được khắc phục trước khi sản xuất. Ph
Gửi yêu cầu của bạn trực tiếp đến chúng tôi
