Sản xuất PCB HDI: Các cân nhắc thiết kế quan trọng cho điện tử hiệu suất cao

Hình ảnh nhân bản của khách hàng

PCB kết nối mật độ cao (HDI) đã trở thành xương sống của điện tử hiện đại, cho phép thu nhỏ và hiệu suất cần thiết cho các thiết bị 5G, cấy ghép y tế,và các hệ thống ô tô tiên tiếnKhông giống như PCB truyền thống, thiết kế HDI đóng gói nhiều thành phần hơn, dấu vết mịn hơn và đường nhỏ hơn vào không gian hẹp hơn đòi hỏi các chiến lược thiết kế và sản xuất chính xác.Từ vị trí microvia đến tối ưu hóa ngăn xếp lớp, mỗi quyết định ảnh hưởng đến tính toàn vẹn tín hiệu, độ tin cậy và chi phí.giúp các kỹ sư điều hướng sự phức tạp của các thiết kế mật độ cao.

Những điểm quan trọng
1.HDI PCB đòi hỏi phải tuân thủ nghiêm ngặt các quy tắc thiết kế: microvias (50 ‰ 150 μm), dấu vết mịn (25 ‰ 50 μm) và trở ngại được kiểm soát (± 5%) để hỗ trợ tín hiệu 100Gbps +.
2. Thiết kế chồng lớp ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư ư
3Việc lựa chọn vật liệu (chất laminate mất mát thấp, đồng mỏng) và DFM (Designing for Manufacturability) giảm 60% khiếm khuyết sản xuất trong sản xuất khối lượng lớn.
4Sự cân bằng mật độ và khả năng sản xuất là chìa khóa: thiết kế quá phức tạp làm tăng chi phí 30~50% mà không có lợi ích hiệu suất tương xứng.

Điều gì làm cho PCB HDI độc đáo?
PCB HDI được xác định bởi khả năng đạt được mật độ thành phần cao hơn và tốc độ tín hiệu nhanh hơn so với PCB truyền thống, nhờ ba tính năng cốt lõi:

a. Microvias: Các lỗ nhỏ, được mạ (50-150μm đường kính) kết nối các lớp mà không thâm nhập toàn bộ bảng, giảm 70% không gian sử dụng so với đường ống xuyên lỗ.
b. Dấu vết tốt: Các đường đồng hẹp (25 ‰ 50 μm chiều rộng) cho phép định tuyến dày đặc, hỗ trợ hơn 1.000 thành phần mỗi inch vuông.
c. Tối ưu hóa Layer Stack: 4 ′′ 16 lớp mỏng (so với 2 ′′ 8 lớp dày trong PCB truyền thống) với lớp mỏng theo chuỗi để sắp xếp chính xác.

Những tính năng này làm cho các PCB HDI không thể thiếu cho các thiết bị mà kích thước và tốc độ quan trọng từ các trạm cơ sở 5G đến các màn hình sức khỏe đeo.

Các cân nhắc thiết kế cốt lõi cho PCB HDI
Thiết kế PCB HDI đòi hỏi phải cân bằng mật độ, hiệu suất và khả năng sản xuất.
1Thiết kế và đặt Microvia
Microvias là nền tảng của thiết kế HDI, nhưng thành công của chúng phụ thuộc vào việc lập kế hoạch cẩn thận:

Loại vi khuẩn:
Đường mù: Kết nối các lớp bên ngoài với các lớp bên trong (ví dụ, lớp 1 đến lớp 2) mà không đạt đến phía đối diện.
Các đường viền chôn: Kết nối các lớp bên trong (ví dụ, lớp 3 đến lớp 4), giữ cho các lớp bên ngoài sạch sẽ cho các thành phần.
Vi-a chồng lên nhau: Nhiều vi-a nhỏ chồng lên nhau theo chiều dọc (ví dụ, lớp 1→2→3) để kết nối 3 + lớp, tiết kiệm 40% không gian so với các thiết kế không chồng lên nhau.

Kích thước và tỷ lệ diện tích:
Chiều kính: 50-150μm (các đường nhỏ hơn = mật độ cao hơn, nhưng khó chế tạo hơn).
Tỷ lệ diện (thần: đường kính): ≤1:1 cho độ tin cậy. Một microvia sâu 100μm nên có đường kính ≥ 100μm để tránh các vấn đề mạ.

Quy tắc khoảng cách:
Các đường việc việc phải được cách xa nhau ≥ 2 lần đường kính của chúng (ví dụ, khoảng cách 200μm cho đường việc 100μm) để ngăn chặn mạch ngắn và tín hiệu giao thoa.
Giữ các viêm viêm ở khoảng cách ≥ 100μm với các cạnh dấu vết để tránh mỏng đồng trong quá trình khắc.

2. Trace Width, khoảng cách, và kiểm soát trở ngại
Dấu vết mịn cho phép mật độ nhưng đưa ra các thách thức về tính toàn vẹn của tín hiệu:

Kích thước dấu vết:
Chiều rộng: 2550μm cho dấu hiệu tín hiệu; 100200μm cho dấu hiệu điện (để xử lý dòng điện cao hơn).
Khoảng cách: ≥ 25μm giữa các dấu vết để giảm thiểu crosstalk (sự nhiễu điện từ). Đối với tín hiệu tần số cao (28GHz +), tăng khoảng cách đến ≥ 50μm.

Kiểm soát trở ngại:
PCB HDI thường yêu cầu trở kháng được kiểm soát (ví dụ: 50Ω cho các dấu vết một đầu, 100Ω cho các cặp chênh lệch) để ngăn chặn phản xạ tín hiệu.
Phản trở phụ thuộc vào chiều rộng dấu vết, độ dày đồng và vật liệu điện môi. Sử dụng các công cụ như Polar Si8000 để tính kích thước, ngay cả sự thay đổi chiều rộng dấu vết 5μm cũng có thể thay đổi cản bằng 10%.

3. Thiết kế Layer Stack
HDI layer stacks phức tạp hơn so với PCB truyền thống, với lamination tuần hoàn (các lớp xây dựng từng lần một) đảm bảo độ chính xác:

Số lớp:
4 ̊8 lớp: Thường dùng cho các thiết bị điện tử tiêu dùng (ví dụ: điện thoại thông minh) có mật độ vừa phải.
Lớp 10-16: Được sử dụng trong các hệ thống công nghiệp và hàng không vũ trụ đòi hỏi nhiều lớp điện, mặt đất và tín hiệu.

Lamination liên tục:
Lamination hàng loạt truyền thống (bắt tất cả các lớp cùng một lúc) có nguy cơ sai đường (± 25μm).
Mỗi lớp mới được gắn vào ngăn xếp hiện có bằng cách sử dụng các dấu hiệu sắp xếp laser, giảm mạch ngắn từ các đường vi-a sai đường bằng 80%.

Điện lực và mặt đất:
Bao gồm điện chuyên dụng (VCC) và mặt đất để giảm tiếng ồn và cung cấp đường trở lại cản thấp cho tín hiệu tốc độ cao.
Đặt các mặt phẳng tiếp giáp với các lớp tín hiệu để bảo vệ chống lại EMI quan trọng đối với thiết kế 5G mmWave (28GHz +).

4. Chọn vật liệu
HDI PCB đòi hỏi các vật liệu hỗ trợ các tính năng tinh tế và hiệu suất tần số cao:

Các chất nền:
FR4 mất mát thấp: Hiệu quả về chi phí cho thiết bị điện tử tiêu dùng (ví dụ: máy tính bảng) với tín hiệu ≤ 10Gbps. Dk (hằng số điện đệm) = 3,8 ∞ 4.2.
Rogers RO4350: Lý tưởng cho 5G và radar (28 ¢ 60GHz) với Dk thấp (3,48) và mất mát thấp (Df = 0,0037), giảm giảm giảm tín hiệu 50% so với FR4.
PTFE (Teflon): Được sử dụng trong hàng không vũ trụ cho tín hiệu 60GHz +, với Dk = 2.1 và độ ổn định nhiệt độ tuyệt vời (-200 °C đến 260 °C).

Bảng giấy đồng:
Đồng mỏng (1⁄2 ′′ 1 oz): Cho phép các dấu vết mỏng (25μm) mà không có khắc quá mức.
Đồng cuộn: Dẻo hơn đồng điện đọng, chống nứt trong các thiết kế HDI linh hoạt (ví dụ: điện thoại gập).

Các chất điện đệm:
Các chất điện đệm mỏng (50-100μm) giữa các lớp làm giảm sự chậm trễ tín hiệu, nhưng duy trì độ dày ≥ 50μm cho độ bền cơ học.

5Thiết kế cho khả năng sản xuất (DFM)
Thiết kế HDI dễ bị khiếm khuyết sản xuất (ví dụ: lỗ hổng microvia, cắt giảm dấu vết) mà không có tối ưu hóa DFM:

Đơn giản hóa khi có thể:
Tránh các lớp không cần thiết hoặc các đường xếp chồng lên nhau.
Sử dụng kích thước microvia tiêu chuẩn (100μm) thay vì nhỏ hơn (50μm) để cải thiện năng suất (95% so với 85% trong sản xuất khối lượng lớn).

Xét về khắc và mạ:
Đảm bảo các chuyển tiếp từ dấu vết đến tấm là mượt mà (cách góc 45 °) để tránh sự đông đúc hiện tại và các khoảng trống mạ.
Xác định độ dày lớp phủ đồng tối thiểu (15μm) trong microvias để ngăn ngừa kháng cao và thất bại nhiệt.

Khả năng kiểm tra:
Bao gồm các điểm thử nghiệm (trình kính ≥ 0,2 mm) cho thăm dò bay hoặc thử nghiệm trong mạch quan trọng để phát hiện mở/ngắn trong các thiết kế dày đặc.

Thách thức sản xuất trong sản xuất PCB HDI
Ngay cả các PCB HDI được thiết kế tốt cũng phải đối mặt với những trở ngại sản xuất đòi hỏi các quy trình chuyên biệt:

1. Khoan laser cho Microvias
Các máy khoan cơ học không thể tạo ra các lỗ 50-150μm đáng tin cậy, vì vậy HDI dựa vào khoan laser:

Laser tia cực tím: Tạo các lỗ sạch, chính xác (được dung nạp ± 5μm) với tinh dầu nhựa tối thiểu
Laser CO2: Được sử dụng cho các microvias lớn hơn (100-150μm) nhưng có nguy cơ bôi nhựa, đòi hỏi phải làm sạch sau khoan.

Thách thức: Sự sắp xếp laser phải phù hợp với dữ liệu thiết kế với độ chính xác ± 5μm; sự sai lệch gây ra 30% các khiếm khuyết HDI.

2. Kiểm soát Lamination theo chuỗi
Mỗi bước pha trộn đòi hỏi nhiệt độ chính xác (180 ~ 200 °C) và áp suất (300 ~ 400 psi) để liên kết các lớp mà không có pha trộn:

Lamination chân không: Loại bỏ bong bóng không khí, giảm khoảng trống trong microvias 70%.
Thiết lập hồ sơ nhiệt: Đảm bảo làm cứng đồng đều, ngay cả sự thay đổi 10 ° C cũng có thể gây ra sự thiếu nhựa trong các lớp bên trong.

3Kiểm tra và kiểm tra
Các khiếm khuyết HDI thường quá nhỏ để kiểm tra bằng mắt, đòi hỏi các công cụ tiên tiến:

Kiểm tra tia X: Phát hiện các vấn đề ẩn (ví dụ: xếp chồng qua sự sai lệch, các lỗ hổng mạ).
AOI (Automated Optical Inspection): Kiểm tra các khiếm khuyết dấu vết (ví dụ: vết nứt, cắt giảm) với độ phân giải 5μm.
TDR (Time Domain Reflectometry): Xác minh tính liên tục trở kháng, quan trọng đối với tín hiệu tốc độ cao.

Các ứng dụng và thương mại thiết kế
Ưu tiên thiết kế HDI khác nhau theo ứng dụng, đòi hỏi các phương pháp tiếp cận phù hợp:
1Thiết bị 5G (điện thoại thông minh, trạm cơ sở)
Nhu cầu: tín hiệu 28GHz+, thu nhỏ, mất mát thấp.
Thiết kế tập trung: Rogers chất nền, cặp khác biệt 100Ω, microvias chồng lên nhau.
Trade-Off: Chi phí vật liệu cao hơn (Rogers là 3x FR4) nhưng cần thiết cho tốc độ dữ liệu 10Gbps +.

2. Cấy ghép y tế
Nhu cầu: Tương thích sinh học, đáng tin cậy, kích thước nhỏ.
Thiết kế tập trung: 4 6 lớp, nền PEEK, microvias tối thiểu để giảm điểm hỏng.
Biến đổi: mật độ thấp hơn nhưng quan trọng đối với tuổi thọ hơn 10 năm.

3. ADAS ô tô
Nhu cầu: Kháng nhiệt độ (-40 °C đến 125 °C), dung nạp rung.
Thiết kế tập trung: FR4 Tg cao (Tg ≥ 170 °C), đồng dày (2 oz) cho các dấu hiệu điện.
Biến đổi: Các đường ống lớn hơn một chút (100-150μm) để có thể sản xuất trong sản xuất khối lượng lớn.

FAQ
Q: Kích thước microvia nhỏ nhất cho PCB HDI được sản xuất hàng loạt là gì?
A: 50μm có thể đạt được bằng khoan laser tia cực tím, nhưng 75-100μm phổ biến hơn cho sản xuất khối lượng lớn hiệu quả về chi phí (sản lượng > 95% so với 85% cho 50μm).

Hỏi: Làm thế nào lamination liên tục ảnh hưởng đến chi phí?
A: Lamination theo chuỗi tăng thêm 20 ~ 30% chi phí sản xuất so với lamination hàng loạt nhưng giảm tỷ lệ khiếm khuyết 60%, làm giảm tổng chi phí sở hữu.

Q: PCB HDI có thể cứng-dẻo?
Đáp: Có Ứng dụng HDI Rigid-Flex kết hợp các phần cứng (đối với các thành phần) với các lớp polyimide linh hoạt (đối với uốn cong), sử dụng microvias để kết nối chúng. Lý tưởng cho điện thoại gấp và nội soi y tế.

Q: Số lớp tối đa cho PCB HDI là bao nhiêu?
A: Các nhà sản xuất thương mại sản xuất lên đến 16 lớp, trong khi các nguyên mẫu hàng không vũ trụ / quốc phòng sử dụng 20 + lớp với lớp đặc biệt.

Hỏi: Làm thế nào để cân bằng mật độ và độ tin cậy?
A: Tập trung vào các khu vực quan trọng (ví dụ: 0,4mm BGA) cho các tính năng mịn, và sử dụng các dấu vết / đường lớn hơn ở các khu vực ít dày đặc hơn.

Kết luận
Sản xuất PCB HDI đòi hỏi một sự pha trộn tỉ mỉ của thiết kế chính xác và chuyên môn sản xuất.và độ tin cậy. Bằng cách ưu tiên DFM, tận dụng lamination tuần tự và sắp xếp thiết kế theo nhu cầu ứng dụng, các kỹ sư có thể mở ra toàn bộ tiềm năng của công nghệ HDIvà điện tử đáng tin cậy hơn.

Khi 5G, AI và IoT tiếp tục đẩy ranh giới của những gì có thể, PCB HDI sẽ vẫn rất cần thiết.nhưng có thể sản xuất đủ để mở rộng hiệu quảVới các cân nhắc thiết kế đúng, HDI PCB sẽ tiếp tục thúc đẩy thế hệ đột phá điện tử tiếp theo.