Thiết kế PCB HDI: Chọn vật liệu, xếp chồng và tối ưu hóa hiệu suất tín hiệu

Hình ảnh được khách hàng cho phép

PCB kết nối mật độ cao (HDI) đã trở thành xương sống của điện tử hiện đại, cho phép thu nhỏ và hiệu suất cao được yêu cầu bởi các thiết bị 5G, bộ xử lý AI,và thiết bị hình ảnh y tếKhông giống như PCB truyền thống, các thiết kế HDI đóng gói nhiều thành phần hơn vào không gian nhỏ hơn bằng cách sử dụng microvias, dấu vết tinh tế hơn và vật liệu tiên tiến nhưng mật độ này đi kèm với những thách thức độc đáo.Thành công phụ thuộc vào ba yếu tố quan trọngĐược thực hiện tốt, PCB HDI làm giảm mất tín hiệu 40% và giảm kích thước thiết bị 30% so với PCB tiêu chuẩn.Đây là cách để làm chủ từng yếu tố.

Những điều quan trọng
1.HDI PCB đòi hỏi vật liệu ổn định, mất mát thấp để duy trì tính toàn vẹn tín hiệu ở tần số trên 10GHz.
2Thiết kế ngăn xếp (các cấu hình 1 + N + 1, vị trí microvia) trực tiếp ảnh hưởng đến kiểm soát trở ngại và quản lý nhiệt.
3. Microvias (≤ 150μm) làm giảm phản xạ tín hiệu và cho phép mật độ thành phần cao hơn 30% so với thiết kế lỗ thông thường.
4Hiệu suất tín hiệu phụ thuộc vào tính chất điện bao trùm của vật liệu, hình học dấu vết và khoảng cách lớp quan trọng đối với ứng dụng kỹ thuật số tốc độ cao và 5G.

Điều gì làm cho PCB HDI độc đáo?
HDI PCB được xác định bởi khả năng hỗ trợ các thành phần độ cao mỏng (≤ 0,4 mm) và mật độ kết nối cao bằng cách sử dụng:
1. Microvias: Các đường viêm đường kính nhỏ (50-150μm) kết nối các lớp mà không thâm nhập toàn bộ bảng, giảm mất tín hiệu.
2Dấu mịn: Các đường đồng hẹp đến 25μm (1mil), cho phép định tuyến nhiều hơn trong không gian hẹp.
3Số lớp cao: Các ngăn xếp nhỏ gọn (thường là 6 ∼12 lớp) với các mặt hàng tín hiệu và điện cách xa nhau.
Những tính năng này làm cho HDI lý tưởng cho các thiết bị như điện thoại thông minh (có hơn 1000 thành phần), trạm cơ sở 5G và các màn hình sức khỏe đeo được, nơi không gian và tốc độ không thể thương lượng.

Chọn vật liệu: Nền tảng của hiệu suất HDI
Vật liệu HDI phải cân bằng ba tính chất quan trọng: hằng số điện môi (Dk), nhân tiêu hao (Df) và ổn định nhiệt.Ngay cả sự thay đổi nhỏ trong các tính chất này cũng có thể làm suy giảm hiệu suất tín hiệu, đặc biệt là ở tần số trên 10GHz.

​
Tại sao Dk và Df quan trọng

1.Dielectric Constant (Dk): đo khả năng lưu trữ năng lượng điện của vật liệu. Dk thấp hơn (≤3.5) làm giảm độ trễ tín hiệu quan trọng đối với 5G, trong đó giảm 0,5 Dk làm giảm độ trễ lan truyền 10%.
2Df: đo mất năng lượng dưới dạng nhiệt. Df thấp (<0,005) làm giảm thiểu sự suy giảm tín hiệu; ở 28GHz, Df 0,002 dẫn đến mất 50% ít hơn Df 0,01 trên các dấu vết 10cm.
Ví dụ, một trạm cơ sở 5G sử dụng PPO / PTFE (Dk 3.2, Df 0.003) duy trì cường độ tín hiệu tốt hơn 30% so với một sử dụng tiêu chuẩn FR-4, mở rộng phạm vi phủ sóng 150 mét.

Thiết kế HDI Stackup: cân bằng mật độ và hiệu suất

Thiết kế HDI xếp chồng xác định cách các lớp tương tác, ảnh hưởng đến tính toàn vẹn tín hiệu, quản lý nhiệt và khả năng sản xuất.và tách các lớp công suất ồn ào khỏi các lớp tín hiệu nhạy cảm.

Các cấu hình HDI chung

Các nguyên tắc chủ chốt
1. Phân tách tín hiệu-năng lượng: Đặt mặt phẳng liền kề các lớp tín hiệu tốc độ cao (ví dụ: dấu vết RF 50Ω) để kiểm soát trở ngại và giảm EMI. Đối với cặp chênh lệch (ví dụ: USB 3.2),duy trì trở kháng 90Ω bằng cách phân cách các dấu vết 0.2 0.3mm cách nhau.
2Chiến lược Microvia: Sử dụng tỷ lệ khía cạnh 1: 1 microvias (50μm đường kính, 50μm độ sâu) để giảm thiểu phản xạ tín hiệu.
3Các lớp nhiệt: Bao gồm một lớp đồng dày (2 oz) hoặc lõi nhôm trong HDI công suất cao (ví dụ như bộ sạc EV) để phân tán nhiệt.Một HDI 12 lớp với một 2oz đồng mặt đất mặt phẳng giảm nhiệt độ thành phần bằng 15 ° C.

Tối ưu hóa hiệu suất tín hiệu trong thiết kế HDI
Mật độ HDI cao làm tăng nguy cơ suy thoái tín hiệu do crosstalk, phản xạ và EMI. Các chiến lược này đảm bảo hiệu suất đáng tin cậy:

1. Kiểm soát trở ngại
a. Kháng đối tượng: 50Ω cho các dấu hiệu RF đơn kết thúc, 90Ω cho các cặp khác biệt (ví dụ: PCIe 4.0) và 75Ω cho tín hiệu video.
b. Công cụ tính toán: Sử dụng phần mềm như Polar Si8000 để điều chỉnh chiều rộng dấu vết (35mil cho 50Ω trong các tấm dày 0,8mm) và độ dày dielectric (46mil cho các vật liệu Dk thấp).
c. Kiểm tra: Kiểm tra bằng TDR (Time Domain Reflectometry) để đảm bảo sự thay đổi trở trở ở trong phạm vi ± 10% của mục tiêu.

2- Giảm tiếng ồn
a. Khoảng cách dấu vết: Giữ các dấu vết song song cách nhau ít nhất 3 lần chiều rộng của chúng (ví dụ, dấu vết 5mil cần khoảng cách 15mil) để giảm tiếng xuyên dưới -30dB.
b. Bề mặt đất: Bề mặt đất rắn giữa các lớp tín hiệu hoạt động như tấm chắn, cắt giảm crossstalk 60% trong HDI 12 lớp.
c. Route: Tránh quay góc phải (sử dụng góc 45 °) và giảm thiểu các đường song song dài hơn 0,5 inch.

3. Thông qua tối ưu hóa
a. Blind/Buried Vias: Những đường việc này không thâm nhập toàn bộ bảng, giảm chiều dài stub (một nguồn phản xạ) 70% so với lỗ xuyên.
b.Via Stubs: Giữ chiều dài stub < 10% bước sóng tín hiệu (ví dụ, < 2 mm đối với tín hiệu 28GHz) để tránh cộng hưởng.
c. Thiết kế chống đệm: Sử dụng 2x thông qua đường kính chống đệm (100μm chống đệm cho 50μm thông qua) để ngăn chặn can thiệp mặt đất.

4EMI Shielding.
a. Hộp Faraday: Bao gồm các mạch nhạy cảm (ví dụ, mô-đun GPS) với các tấm chắn đồng nối liền với mặt phẳng mặt đất.
b. lọc: Thêm hạt ferrite hoặc tụ điện tại cổng kết nối để ngăn chặn EMI vào / ra khỏi HDI.

Ứng dụng và kết quả của HDI trong thế giới thực
a.5G Điện thoại thông minh: Một điện thoại 6,7 inch với 1 + 4 + 1 HDI stackup (low-Dk FR-4) có thể chứa 20% các thành phần hơn so với PCB cứng, hỗ trợ 5G mmWave và máy ảnh 4K mà không tăng kích thước.
b. Tiêu âm y tế: HDI đầy đủ 12 lớp với vật liệu PTFE (Dk 2.8) cho phép xử lý tín hiệu nhanh hơn 30% và cải thiện độ phân giải hình ảnh lên 15%.
c. Các cảm biến hàng không vũ trụ: Một HDI 8 lớp với PTFE chứa gốm hoạt động đáng tin cậy ở nhiệt độ từ -55 °C đến 125 °C, với mất tín hiệu < 0,5 dB ở 40GHz quan trọng đối với truyền thông vệ tinh.

Câu hỏi thường gặp
Q: HDI thêm bao nhiêu vào chi phí PCB?
A: HDI chi phí cao hơn 20~50% so với PCB truyền thống, nhưng 30% tiết kiệm không gian và 40% tăng hiệu suất biện minh cho việc đầu tư vào các thiết bị có giá trị cao (ví dụ: modem 5G, thiết bị y tế).
Q: Độ rộng dấu vết nhỏ nhất trong HDI là gì?
A: HDI tiên tiến hỗ trợ các dấu vết 10μm (0,4mil), nhưng 25 ¢ 50μm là tiêu chuẩn cho khả năng sản xuất.
Hỏi: Khi nào tôi nên sử dụng lớp phủ theo chuỗi?
A: Lamination liên tục (các lớp xây dựng một lần một lần) lý tưởng cho HDI lớp 12+, cho phép kiểm soát tốt hơn về vị trí microvia và giảm sự sai lệch lớp xuống <10μm.

Kết luận
Thiết kế PCB HDI đòi hỏi sự cân bằng chiến lược của vật liệu, tích lũy và tối ưu hóa tín hiệu. Bằng cách chọn vật liệu Dk thấp, Df thấp, thiết kế các chất tích lũy hiệu quả và giảm thiểu sự suy giảm tín hiệu,các kỹ sư có thể khai thác đầy đủ tiềm năng của điện tử mật độ caoCho dù cho 5G, thiết bị y tế hoặc hệ thống không gian, HDI không chỉ là về việc đóng gói nhiều thành phần hơn mà còn cung cấp các giải pháp đáng tin cậy, hiệu suất cao trong yếu tố hình thức nhỏ nhất có thể.